導語：如何才能寫好一篇電路板優(yōu)化設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

【關鍵詞】站點設計；路線優(yōu)化；二邊逐次修正法；啟發(fā)式算法；算法程序

0 研究背景

班車站點及線路的優(yōu)化設計是屬于典型的車輛路徑問題（Vehicle Routing Problem，即VRP問題）。VRP問題在國外最早是由Dantzing和Ramser[1]于1959年首次提出的。早在1962年，Balinski等人就提出集分割[2]，直接考慮可行解集合并在此基礎上進行優(yōu)化建立了最簡單的VRP模型。1971年，Eilon等人[3]提出將動態(tài)規(guī)劃法用于固定車輛的VRP，通過遞歸方法求解。1991年，Gendreau等人[4]將禁忌搜索方法應用于VRP。M.L.Fisher于1995年在“Vehicle Routing Handbooks in Operations Research&Management Science”[5]中對車輛路徑問題作了總結，他把車輛路徑問題的研究方法歸結為三個階段。第一個階段，是20世紀60年代到70年代，這個階段主要是應用一些簡單的啟發(fā)式方法來研究車輛路徑問題，研究的重點主要局限于局部搜索和交換技術；第二個階段，是20世紀70年代到80年代基于啟發(fā)式方法的設計階段，這個階段主要是利用不同于一般啟發(fā)式方法的近似優(yōu)化算法來求解車輛路徑問題。到了第三階段，即20世紀80年代至今，研究的重點主要放在精確的優(yōu)化算法和新興的人工智能算法，包括模擬退火算法、禁忌搜索算法、遺傳算法和人工神經元網絡方法[6]。

在國內對VRP研究最早的是郭耀煌教授，1989年郭教授與其學生就多車場多車型等問題進行了研究[7]。1999年姜大立等人[8]建立了VRP的遺傳算法。2001年，李嘉等人[9]設計了遺傳算法和禁忌搜索啟發(fā)式的混合算法。2004年崔雪麗等人基于人工螞蟻系統(tǒng)給出了快速求解VRP的螞蟻搜索算法。還有不少研究者均對VRP的研究做出了很大的貢獻。單這些研究都是理論的東西，能夠更好的解決實際問題才能說明研究的價值。所以這些研究應該更偏向實際問題。

1 符號說明

M企業(yè)或單位乘車總人數

L總車輛數（k表示第k輛車）

Z總站點數

N總路徑數

C每輛車的容量

Si第i條路線

Pi第i個站點

Yi第Si條路線的總乘客數

ωijk車輛k從Pi站到Pj站的路程

Tijk車輛k從Pi站到Pj站經歷的時間

Φ■=1乘客i到j站乘車0 否則

x■=1 車輛k可直接從p■站到p■站0 否則

Ψ■=1車輛k經過站點p■0 否則

h■=1乘客i乘坐車輛k0 否則

2 班車站點設置的數學模型

設置站點的第一步是統(tǒng)計企業(yè)或單位的所有乘客的住址坐標（即住址所在的經緯度可利用google earth標出）。記每位乘客的住址坐標為（ri，ci）（ri為經度ci為緯度）。假設共要設置站點Z個，第j個站點的坐標為（xj，yj）（xj為經度yj為緯度）。[10]

為使每位乘客到達站點距離的總路程最短及每位乘客到達站點的距離均衡以下給出總距離函數和最大距離與最小距離之差函數：

f■=Φ■■■■

f■=max Φ■■-min Φ■■

在設置站點的過程中還要考慮乘客到達站點所能承受的最大距離。假設乘客所能承受的最大距離為d1則有：

max Φ■■≤d1

在衡量總距離與最大最小距離偏差時可在兩函數前加權重系數以更清楚地反映實際情況，綜合以上，可建立如下班車站點設置的數學模型：

min（α■f■+α■f■）

stmax Φ■■≤d■Φ■=1（i=1，2…M）α■，α■為權重系數

3 路線的優(yōu)化設計

線路的設計優(yōu)化模型建立過程中我們從多樣性角度出發(fā)并結合實際情況建立了兩種線路的模型。和多數研究者不同我們考慮了實際班車站點和路線在不同企業(yè)或單位中有些比較復雜但有些比較簡單，復雜的問題往往會有更多的目標和約束條件，解的過程也要復雜很多這是一種情況。在相對簡單的情況若仍按照復雜模型的思路和計算方法不僅得不到較好的結果還會浪費過多的時間和精力，是不經濟也是不實際的。因此我們建立了根據站點數量不同而路線安排也不同的兩種模型。即以下的模型一和模型二。

模型一：

此模型是針對一些乘客人數較少，站點較少或運輸資源有限等條件下建立的單一車輛單一路經的數學模型。僅僅適用于小型企業(yè)或單位，這種模型相對簡單但在實際應用中卻是經常要用到的。

在建立此模型中我們假設只有一輛車，車的容量足夠容納所有乘客。在站點已知且站點數目不是很多（說明：站點不多是指在總乘客數小于車容量下站點數一般小于20個，此處20只是對一般情況的假定，實際中具體個數應按實際需要設定）的情況下要求：①車要經過所有站點 ②車的路線最短 ③車輛行駛時間最短④除特殊情況外每個站點只經過一次 （說明：特殊情況是指如不再次經過此站點車輛無法返回）。

從以上要求中可以看出此問題應屬于TSP（Travelling Salesman Problem）問題。此問題仍屬于NP-Complete難題，許多學者在此問題上都花費了大量的精力但目前仍沒有徹底解決該問題的方法。這并不意味著此處是做無用功，在簡化數據和理想化一些條件后仍有一些有效的解決方法。

在上述要求中沒有提及成本問題，其實對于單一車輛單一路徑，車輛的成本是固定的。剩余的就只有運行的成本，運行的成本只與路程有關即只要求。

min■■ωijkxijk

路程達到最小即可使成本最小化。假設站點1為單位或企業(yè)，車輛運行路線中必須從單位或企業(yè)發(fā)車即■x1 jk=1最終又以單位或企業(yè)為終點返回即■xi1k=1。

由以上要求可建立模型如下：

min■■ωijkxijk（1）

min■■Tijkxijk（2）

stM≤C■Ψ■=Z■x1 jk=■xi1k=1xijk∈0，1N=1k=1

對目標函數（1）（2）其中（1）表示車輛行駛總路程最短（2）表示車輛行駛時間最短。對單一路徑來說當車速一定時，路程和時間是成正比的。但為什么此處既對路程進行約束又對時間進行約束在此說明一下。在下文中會涉及道路飽和度的因素當滿足（1）時在某些情況下會因為道路達到飽和而使運行時間過長，此時就會受到（2）的約束改變路線即使行駛路程增加但行駛的時間卻比原先減少了，這樣更有利于車輛運行效率，也更符合實際情況。第一個約束條件表示乘客總數不大于車的容量。第二個約束條件表示車必須經過每一個站點。第三個約束條件表示車從1站點出發(fā)必須回到1站點（假設1站點為目的地）。第四個約束條件表示變量x的0-1約束。第七第八約束條件分別表示只有一條路徑和只有一輛車。

模型二：

此模型較模型一要復雜，是更具有廣泛性和實用性的一般性模型。模型二是針對多人員多站點多線路多種因素綜合考慮建立的。因為是一般性模型所以模型二較模型一相比具有多條線路，多車輛。在設置好站點后我們先用floyd算法求出所有站點之間的最短路，由最短路依次從距原點最遠，第二遠…第N遠為起點設置N條線路，設置線路按兩條原則一是盡量走最短路二是所有線路盡量囊括所有站點對有些特殊情況則另作分析。具體方法見模型算法設計。

在多條路線中車輛數既不能少于總需求量也不能過多，車輛數是決定成本的重要因素所以目標函數首先應滿足使總車輛數達到最少。即：

f■=minL=L|LC≥M

車輛達到最少是首先決定因素其次是使所有車輛行駛總路程最短，因為除車輛的固定成本外路程所決定的運行成本從長期來看也是重要的因素。即：

f■=min■■■ωijkxijk

同樣在保證總路程最短的前一約束下還要使時間達到最小化。設定時間的約束原因如模型一中設定時間約束的一樣，同樣是因為道路飽和度的考慮，其約束如下：

f■=min■■■Tijkxijk

在所有路線中為出于對乘客滿意度和公平性的考慮應使最長路線與最短路線的差值在一定的可接受范圍內，假定最大差值為d2則有：

f■=max（Si-Sj）≤d2

綜合以上模型可建立如下：

min（α■f■+α■f■+α■f■+α■f■）

stLC≥MSi=■■ωijkxijk（k=1，2…L）■h■=1（i=1，2…M）■h■≤C（k=1，2…L）■Ψ■≥1（i=1，2…Z）■■xijk=■■xjik（k=1，2…L）■xiZk=■xZik=1（k=1，2…L）α■α4α5α6為權重系數

以上模型中目標函數的意義在上文中已說明此處說明一下約束條件的意義：約束條件一表示運載能力的限制即最大運載量要大于總人數。約束條件二表示每條路線的距離。約束條件三表示任意一位乘客只能乘坐一輛車。約束條件四表示每輛車的載客量不超過車的容量。約束條件五表示任意站點至少有一輛車經過。約束條件六表示同一輛車可以從pi站到pj站也可以從pj站到pi站即下行方向為上行方向的反向。約束條件七表示上行方向各路線的目的地為終點站下行方向各路線的發(fā)車點為終點站（假設第Z站為終點站）。

4 道路飽和度的考慮

此處道路飽和度并沒有用符號在模型中表示出來是出于對模型求解可行性的考慮，因為就算沒有考慮道路飽和度此模型的求解也相當困難。但是道路飽和度是實際問題中不得不考慮的一項因素，特別是在大城市的上下班高峰期，往往會因為交通堵塞浪費大量時間這是很不合理的。此處對道路飽和度的考慮，實際上也是對路線的修正因為在有些已達到飽和的道路再安排車輛通行就不滿足時間的約束，就需要對線路進行調整。因為道路什么時候達到飽和往往與時間有關，這就要根據對不同環(huán)境的實際經驗來判定。當道路達到飽和時即通行時間遠超正常通行的時間，就在此時刻對此線路采用繞道而行的調整方案。

例如車輛k在某時刻t從pi站到pj站，在時刻t此時道路ωijk達到飽和。則車輛k在pi站與pj站途中繞經pα站，若滿足T■+T■

但對時刻t模型和算法中是無法給出的，因為其一t的數值無法確定其二t具有不穩(wěn)定性即每天情況可能不一樣，只有根據實際經驗才能確定。模型算法最終給出的結果只要根據實際經驗來作調整即可，所以此處只做說明。

5 站點設置的算法設計

因為對不同的案例站點的設置千變萬化，無法給出一個能保證最優(yōu)最精確的解，所以站點設置算法我們采用一般情況下的啟發(fā)式算法。如上文所描述模型思想按照算法步驟在一般情況下均可得到較滿意的結果。

（1）輸入：乘客到達站點所能承受的最大距離d1以及距離函數與距離偏差函數的權重系數α■，α■；

（2）在地圖上標注出每一位乘客的住址（ri，ci）（實際操作可用google earth由經緯度標注出）；

（3）在地圖上建立合理的坐標系將乘客住址的經緯度轉換成坐標系中的實際坐標；

（4）用半徑為d1的圓（聚集度較?。┗蜻呴L為■d1的矩形（聚集度較大）在坐標系上劃分各個區(qū)域；

（5）統(tǒng)計出總的區(qū)域個數Z和每個區(qū)域的住址點數及乘客數M；

（6）計算出每個圓或矩形的中心（此中心為該區(qū)域總路程最短的中心或住址點的重心），并將這些點的坐標作為站點的地理位置；

（7）輸出：所有的站點位置的坐標及每個站點的人數。

6 路線模型一的算法設計

對于路線一可看做是簡化的TSP問題，在圖論中有類似像哈密爾頓圖以及二次逐次修正法這樣解決行遍性問題的一般方法。哈密爾頓圖的定義：設G=（V，E）是連通無向圖，經過G的每個頂點正好一次的路徑稱為G的一條哈密爾頓路徑，經過G的每個頂點正好一次的圈稱為G的哈密爾頓圈或H圈，含H圈的圖稱為哈密爾頓圖或H圖。[11]

在推銷員問題中經過每個頂點至少一次權最小的閉通路稱為最佳推銷員回路。一般來說最佳哈密爾頓圈不一定是最佳推銷員回路，最佳推銷員回路也不一定是最佳哈密爾頓圈。像模型一這樣求單車路程最短不適合用求哈密爾頓圖的方法，而二次逐次修正法雖然是近似解法卻往往能給出滿意的結果。但二次逐次修正法的前提是要求所解圖必須是完備圖，對于車輛站點路線來說很少有滿足此要求的路線圖。這里我們對于不滿足條件的圖用替代的方法構造成完備圖。即用最短路代替沒有相鄰的點之間的路徑。具體算法如下：

1）標記所有站點（v1v2…vi…vj…vn）并計算出所有連通站點之間的距離，做出站點路線圖的帶權鄰接矩陣W。

2）由鄰接矩陣W應用Floyd算法計算出此站點路線圖的最短路。

3）任取初始H圈：C0=v1v2…vi…vj…vnv1。

4）由于任取的初始H圈中有些排列相鄰的站點之間在實際中并不直接相鄰，所以對這些站點之間的權值由（2）中所求最短路代替。

5）對所有i，j，1

6）對C重復步驟⑷直到條件不滿足為止，最后求得的C即為最佳H圈。

7）將所求H圈中站點序列從發(fā)車站依次記錄最終所得站點序列的路徑即為模型一的車輛路徑。

7 路線模型二的算法設計

模型二是屬于多線路的一般性模型，對于此類模型的求解大部分研究者都用了像遺傳算法，啟發(fā)式算法，蟻群算法，動態(tài)優(yōu)化法等算法。本文也不例外采用了啟發(fā)式算法，因為這個模型本身就比較復雜再由于實際情況的各種變化，很難給出能解出穩(wěn)定結果的算法。啟發(fā)式算法雖然不一定能給出準確結果，卻能根據實際經驗在復雜的環(huán)境中給出讓人較為滿意的結果。其算法過程具有可調節(jié)性，在不同條件下很容易根據實際情況調整，使其更切合實際。具體算法如下：

1）輸入：最長路線與最短路線的差值的極限值d2，客車容量C，各個站點的坐標位置和各站點人數。

2）為使成本最小并簡化問題取車輛數L=■+1。

3）由Floyd算法根據個站點路線圖計算出最短路。

4）在最短路中取距終點最遠的L個站點，根據距終點的距離由大到小分別計為線路S1S2…SL的起始站點。

5）從S1開始按最短路到終點確定第一條路線，依次確定L條路線。

6）調整從S2到SL的L-1條路線，調整的原則為：①將未在路線中的站點調整至路線中；②站點調整時只將此站點納入據此站點最近的路線中；③調整過程中路線以走最短路為優(yōu)先原則。若所有未在路線上的站點均調整在了路線中則轉（7）。

7）在所有站點均考慮的前提下，計算出每條路線的路程分別計為S1到SL的實際值，若max（Si-Sj）>d2則轉至（6）重新調整路線直至max（Si-Sj）≤d2 則轉至（8）。

8）計算每條路線上總乘客數，有多條路線經過同一站點時只將此站點計算至其中一條路線。若Yi>C則將Si中Yi-C個乘客交換到其他路線（以有重合站點的一對路線為優(yōu)先原則進行交換）。直至對所有路線均有Yi≤C。

9）輸出：S1至SL中L條路線的站點路線以及每條路線所包含的站點，每個站點的上車人數在不同路線的分配。

【參考文獻】

[1]Dantzig， Ramser. The truck dispatching Problem， MgtSci[M]. 1959， 6： 81-85.

[2]Balinski M， Quand R. On an integer program for a delivery problem[J].Operations Research， 1962，12： 300-304.

[3]Eilon S， Watson-Gandy C DT， Christofides N. distribution management：mathematical modeling and practical analysis [M].London： Griffin， 1971.

[4]Gendreau M， Hertz A， LaporteG A. tabu search heuristic for the vehicle routingproblem[M]. Montreal： Publication#777， Centre de recherchesur lestranspors， 1991.

[5]M.L.Fisher.Vehicle Routing Handbooks in Operations Research & Management Science. Vol8， 1995[S].

[6]金燕波.校車路徑優(yōu)化問題研究[D].吉林大學，2006.

[7]郭耀煌.安排城市卡車行車路線的一種新算法[J].統(tǒng)工程學報，1989，4（2）70-78.

[8]姜大立，等.車輛路徑問題的遺傳算法研究[J].系統(tǒng)工程理論與實踐，1999（6）：40-45.

[9]李嘉，等.一類特殊車輛路徑問題（VRP）[J].東北大學學報：自然科學版，2001，22（3）：245-248.

篇2

【關鍵詞】 集成電路 超低功耗 技術研究

集成電路在不斷的發(fā)展過程中，其所具備的信息處理能力越來越高，然而集成電路板的功耗也在不斷增大，這就使得電子設備設計者在性能和功耗的選擇過程中往往只能進行折中選擇，這些都制約了電子元件的納米化發(fā)展，制約了集成電路的超大規(guī)模發(fā)展。這種憤怒格式的超低功耗技術只是通過對技術的制約來實現低功耗，因此超低功耗技術成為了一種制約集成電路發(fā)展的技術難題。

一、現有的集成電路的超低功耗可測性技術

在集成電路的發(fā)展進程中，超低功耗集成電路的實現是一項綜合工程，需要在材料、電路構造及系統(tǒng)的功耗之間進行選擇。可測性技術所測試出的數據影響制約著集成電路的發(fā)展。但隨著集成電路在不斷發(fā)展過程中趨于形成超大規(guī)模集成電路結構，這就導致在現有的測試技術中，超大規(guī)模的集成電路板容易過熱而導致電路板損壞?，F有的超低功耗可測性技術并不能滿足對現有芯片的測試，并不能有效地通過對日益復雜的集成電路進行測試，因此在對超低功耗集成電路技術進行研究的同時，還要把握現有的集成電路的超低功耗的可測性技術不斷革新，以擺脫現有測試技術對集成電路板發(fā)展的制約。

二、超低功耗集成電路研究發(fā)展方向

2.1 現有的超低功耗集成電路技術

在實際的操作過程，超低功耗集成電路是一項難以實現的綜合性較強的工程，需要考慮到集成電路的材料耗能與散熱，還要考慮到系統(tǒng)之間的耗能，卻是往往在性能和功耗之間進行折中的選擇?，F有的超低功耗集成電路大多是基于CMOS硅基芯片技術，為了實現集成電路的耗能減少，CMOS技術是通過在在整體系統(tǒng)的實現設計，對結構分布進行優(yōu)化設計、通過對程序管理減少不必要的功耗，通過簡化合理地電路結構對CMOS器材、結構空間、工藝技術間進行立體的綜合優(yōu)化折中。在實際的應用工程中，通過多核技術等結構的應用，達到降低電路集成的耗能，但是睡著電子原件的不斷更新換代，使得現有的技術并不能達到性價比最優(yōu)的創(chuàng)收。

2.2 高新技術在超低功耗集成電路中的應用

隨著電子元件的不斷向納米尺度發(fā)展，集成電路板的性能得到了質的飛躍，但是集成電路芯片的耗能也變得日益夸張，因此在集成電路板的底層的邏輯存儲器件及相關專利技術、芯片內部的局域之間的相互聯通和芯片間整體聯匯。通過有效的超低功耗的設計方法學理論，進行合理的熱分布模型模擬預測，計算所收集的數據信息，這種操作流程成為超低耗解決方案中的不可或缺的部分。

現在的主要的超低功耗技術有，在集成電路的工作期間采用盡可能低的工作電壓，其中芯片的核電壓為0.85V，緩存電壓0.9V。通過電壓的有效控制能夠減少電路集成技術所運行期間所造成的熱量散發(fā)，從而導致芯片過熱。對非工作核的實行休眠的柵控功耗技術，減少芯片的運作所需要承受的功。通過動態(tài)供電及頻率技術對集成電路芯片進行有效的控制節(jié)能。為了實現超低功耗集成電路，需要從器材的合理結構、對電路元件材料的選擇、空間上的合理分配等多個層次進行努力。通過有效地手段減少芯片在運作過程中所存在的電力損耗，從而降電能功耗在電路總功耗中所占的比例，這樣能夠將集成電路板的耗能有效地控制。利用高新材料形成有效的多閥值CMOS/功率門控制技術，對動態(tài)閥值進行數據監(jiān)控，可以有效地減少無用的做功，有效地減少器件泄漏電流。通過對多門學科知識的應用實踐及高新材料的實際應用，能夠有效地進行減少集成電路的功耗。

篇3

論文摘要：邊界掃描技術是一種完整的、標準化的可測性設計方法，它提供了對電路板上元件的功能、互連等進行測試的一種統(tǒng)一方案，極大地提高了系統(tǒng)測試的效率。該文詳細介紹了邊界掃描測試的原理、結構，討論了邊界掃描測試技術的應用。

集成電路的發(fā)展，特別是VLSI的出現和表面安裝工藝（SMT）的使用，使復雜的數字系統(tǒng)和A－SIC的測試變得越來越困難。鑒于此，聯合測試行動組（JTAG）致力于可測性設計方法——邊界掃描技術的標準化工作，并于1990年被IEEE接納，形成了IEEE 1149.1“測試存取口及邊界掃描設計”標準。JTAG標準通過邊界掃描技術使IC各管腳的可控制性和可觀察性達到了100％，支持從器件級直至系統(tǒng)級的測試。

1 邊界掃描技術的基本原理

邊界掃描技術的工作原理是：JTAG測試儀器使用一個四線測試接口，將測試數據以串行方式由TDI輸入到邊界掃描寄存器中，通過TMS發(fā)送測試控制命令，經TAP控制器控制邊界掃描單元完成測試數據的加載和響應數據的采集。最后，測試響應數據以串行掃描方式由TDO送出到JTAG測試儀器。JTAG測試儀器將捕獲到的響應數據與期望的響應進行比較，如果數據一致，則說明無故障存在。

邊界掃描測試總線由四個（另有一個TRST＊為可選）專用引腳組成：測試數據輸入（TestData In，TDI）、測試數據輸出（TestData Ou，t TDO）、測試模式選擇（TestMode Selec，t TMS）和測試時鐘（TestClock，TCK）。主要完成測試矢量輸入、測試相應輸出和測試控制。器件內邊界掃描結構主要由測試存取口（TestAccessPor，t TAP）、TAP控制器（TAPController）、指令寄存器（Instruction Register，IR）和測試數據寄存器（DataRegister，DR）等組成。

邊界掃描測試的所有操作都是經由測試訪問端口，在TAP控制器的統(tǒng)一管轄之下實現的。TAP控制器是一個16位有限狀態(tài)機，在TCK的上升沿時刻，TAP控制器利用TMS管腳的控制信號控制IC中的邊界掃描單元進行狀態(tài)轉換、測試數據的加載和測試響應數據的采集。測試指令和數據通過TDI輸入到測試邏輯，從TDI送入的數據在一定的周期（由指令或是測試數據寄存器決定）后將輸出至TDO。簡而言之，TAP提供了將指令／數據位流（bit stream）移位進入，或者移位出核心邏輯的機制。當其為指令位流時，用來選擇測試邏輯的哪個寄存器為有效。當其為測試數據位流時，用來傳送適當的激勵／響應到測試邏輯的當前有效組件中。

2 邊界掃描測試方法

應用邊界掃描技術，可實現器件間互連通路測試、器件和電路板的靜態(tài)功能測試和器件自測試。不同的測試在不同的工作方式下進行。這些工作方式可以通過加載相應指令到指令寄存器來選擇。

2.1 內測試（IN TEST）

內測試測試IC本身的邏輯功能，即測試電路板上集成電路芯片的內部故障。測試向量由TDI輸入，并通過掃描路徑移位將測試向量施加到芯片的核心邏輯輸入端，邊界掃描寄存器的輸出單元捕獲核心邏輯的輸出值即響應向量，根據輸入向量和輸出響應，就可以對電路板上各芯片的內部工作狀態(tài)做出測試分析。

在進行內測試時，通過邊界掃描測試總線發(fā)送自測試 “RUNBIST”命令，將芯片配置為自測試模式，自動完成測試矢量加載和測試響應分析，并通過邊界掃描測試總線輸出測試結果。

2.2 外測試方式（EXTEST）

外測試用于檢測各集成電路間連線以及板級互連故障，包括短路故障和斷路故障。此時邊界掃描寄存器把IC的內部邏輯與被測板上其他元件隔離開來。

器件間的互連通路測試是邊界掃描技術的基本測試類型之一?；痉椒椋簭幕ミB網絡一端的邊界掃描單元加載輸入值，發(fā)出外部測試“EXTEST”命令，然后通過互連網絡另一端的邊界掃描單元讀出響應值，根據輸入輸出結果即可判斷是否存在互連通路上的故障。

在電路板的測試中出現最頻繁的是斷路和短路故障，傳統(tǒng)的逐點檢查的方法既麻煩又費時，而通過邊界掃描技術的外部測試方式，把從TDO端輸出的邊界掃描寄存器的串行信號與正確的信號相比較，就可以方便有效地診斷出電路板引線及芯片引腳間的斷路和短路故障。這是邊界掃描技術一個非常顯著的優(yōu)點。

2.3 采樣測試方式（SAMPLE／RELOAD）

采樣測試方式用于對一個正在運行的系統(tǒng)進行實時監(jiān)控。當集成電路芯片處于正常工作狀態(tài)下，將其數據采樣下來，經掃描路徑送出來檢查系統(tǒng)的性能。

采樣測試在捕捉階段從輸入端并行輸入引腳的數據，為外測試做準備。輸入單元移出器件標識（ID Code）：選擇旁路寄存器，使數據在電路芯片間快速移位，可以觀察IC正常工作時輸入、輸出引腳的數據流。

此外還有多種測試指令，他們的存在和不斷擴充，使邊界掃描技術的應用得以拓展和延伸，為集成電路的測試提供有效方法。

3 邊界掃描鏈路的實現

3.1 掃描器件的設置

電路板進行設計時，首先要進行測試性的優(yōu)化設計，主要有基于貪婪策略的次優(yōu)算法和基于色數理論的優(yōu)化算法，對電路板上的器件及引腳進行優(yōu)化，目的就是設置最少的測試點獲得最大測試覆蓋面。根據文獻中的算法，對故障信息處理計算機電路的分析設置的測試點主要包括數據和地址總線、片選信號、DSP的讀寫信號等進行設置邊界掃描點。

設計掃描電路時主要有掃描器件直接替換和掃描結構置入兩個途徑。如果電路中的器件存在同功能的邊界掃描器件，則采用器件直接替換；對不存在同功能的邊界掃描器件的元器件則采用掃描結構置入法來實現掃描測試。故障信息處理計算機電路中的FPGA、CPLD就直接支持邊界掃描功能；開關量模塊中的緩存器都存在同功能的掃描器件。其他測試點采用掃描結構置入法實現邊界掃描。首先進行簡單的緩沖器、收發(fā)器、驅動器掃描器件的測試，最后進行FPGA、CPLD的掃描。

3.2 邊界掃描控制

整個系統(tǒng)的邊界掃描控制程序存儲在故障信息處理計算機中的，由計算機來協(xié)調實施整個測試過程，邊界掃描控制器接口可以在FPGA中實現，并負責向其他的電路板發(fā)送測試數據，完成分系統(tǒng)的邊界掃描測試。選用Alter公司的Cyclone系列FPGA芯片，型號是EP1C12F256C6。邊界掃描測試結果經過邊界掃描控制器傳回DSP進行處理。FPGA中應用的是NIOSⅡ處理器單元，程序并用VHDL語言編寫。

4 結束語

邊界掃描技術提供了從元器件到板級直至系統(tǒng)級的完整測試保障方案，已經成為可測性設計的關鍵技術。隨著邊界掃描技術的發(fā)展和支持邊界掃描的芯片增加，在整個板級利用邊界掃描技術進行可測性設計成為一種必然趨勢。JTAG不僅能測試集成電路芯片的輸入／輸出管腳的狀態(tài)，而且能夠測試芯片內部工作情況以及直至引線極的斷路和短路故障。對芯片管腳的測試可以提供100％的故障覆蓋率，且能實現高精度的故障定位。因此將邊界掃描技術廣泛應用于軍用電子設備的設計和研制當中，對降低軍事裝備系統(tǒng)的測試成本以及提高部隊戰(zhàn)斗力都具有重要的意義。本文結合一個具體的故障信息處理系統(tǒng)，給出了邊界掃描技術在該系統(tǒng)中的設計應用，經過仿真驗證、硬件測試，達到了系統(tǒng)設計的功能及指標要求。因此，故障信息處理與邊界掃描技術結合，能夠快速完成多種電路的測試與診斷，具有廣闊的應用前景。

參考文獻：

[1] 王孜，劉洪民，馨.邊界掃描測試技術[J].半導體技術，2002(9).

[2] 趙，楊日杰，崔坤林，等.邊界掃描測試技術的原理及其應用[J]. 現代電子技術，2005(11).

[3] 馬少霞，孟曉風，鐘波.基于邊界掃描技術的測試系統(tǒng)設計[J].電子技術應用，2006(1).

[4] 俞梁英.邊界掃描在PCB測試中的應用[J].山東輕工業(yè)學院學報(自然科學版)，2007(3).

[5] 徐建潔，李岳，胡政.邊界掃描測試系統(tǒng)軟件設計與實現[J].計算機測量與控制，2006(7).

[6] 倪軍，楊建寧.基于邊界掃描技術的數字系統(tǒng)測試研究[J].電子技術應用，2006，(09).

[7] 楊虹，徐超強，侯華敏.基于邊界掃描技術的集成電路可測性設計[J].重慶郵電學院學報(自然科學版)，2006(6).

[8] 陳曉梅，孟曉風，鐘波，等.邊界掃描技術的優(yōu)化設計[J].電子測量技術，2006，(3).

篇4

關鍵詞：電動汽車；電池管理系統(tǒng)；電磁兼容；電磁干擾

中圖分類號：TM33文獻標文獻標志碼：A文獻標DOI：10.3969/j.issn.2095-1469.2012.06.04

電池管理系統(tǒng)（Battery Management System，BMS）對動力電池的電壓、電流和溫度進行檢測，估算荷電狀態(tài)（State of Charge，SOC），并對動力電池提供有效保護，是電動汽車重要的電控單元，但是BMS所處的電動汽車整車電磁環(huán)境異常復雜。由驅動電機、電機控制器（通常包括PWM 型DC/AC逆變和AC/DC整流電路）和DC/DC直流變換器等組成的整車動力系統(tǒng)工作電壓/電流高、功率大、開關頻率高，形成較強的電磁干擾[1-2]，它不僅制約著電動汽車整車電磁兼容的法規(guī)通過率，還會影響車內BMS等敏感電器系統(tǒng)的正常工作，對整車的安全可靠運行造成威脅。因此，對電動汽車整車及專用器件的電磁兼容性技術進行研究[3-6]，具有重要的理論意義和工程價值。

結合長安公司中度混合電動汽車平臺中某型電動車在調試過程中，出現的BMS受電磁干擾，導致采集的動力電池電壓/電流出現錯誤的實際問題，筆者研究了電動汽車內部主要電磁騷擾源及對BMS耦合干擾的機理，并通過BMS的有效電磁兼容性設計，重點提升了BMS的抗電磁干擾性能。臺架試驗和整車驗證結果表明，經EMC優(yōu)化設計后的BMS能滿足電動汽車復雜電磁環(huán)境的使用要求。

1 車內電磁環(huán)境及對BMS耦合機理

1.1 車內電磁環(huán)境分析

長安公司某型中度混合電動汽車動力系統(tǒng)布置如圖1所示。整車動力系統(tǒng)由額定電壓為144?V的鎳氫動力電池及BMS、電機控制器（IPU）、直流變換器（DC/DC）及額定功率為13?kW的ISG電機與1.6?L汽油發(fā)動機并聯組成。

1.1.1 低壓電器系統(tǒng)的干擾

首先，電動汽車中12?V低壓電器系統(tǒng)中的各種開關、繼電器和直流電機等電感性部件在通斷過程中會在電路中形成很高的瞬變電壓，持續(xù)時間約為1?ms，最大幅值可超過-100?V。瞬變電壓的主要耦合方式為傳導耦合，通過共用的電源耦合進車內其它電子系統(tǒng)中。再則，車身控制器、空調控制器和DVD等部件的主芯片、時鐘電路、觸發(fā)電路、數據線和信號線等部分在工作過程中，會形成頻段覆蓋150?kHz～2.5?GHz的電磁干擾。最后，有刷直流電機、機械式電喇叭和點火系統(tǒng)等工作過程中產生的電火花，能形成頻譜很寬的輻射噪聲。

1.1.2 高壓動力系統(tǒng)的干擾

動力系統(tǒng)工作過程中，電機控制器IPU、直流變換器的開關器件IGBT和功率二級管工作在高速開關狀態(tài)，形成很高的du/dt和di/dt，導致較強的電磁干擾，并以傳導和輻射的形式影響B(tài)MS的正常工作。

1.2 對BMS耦合干擾機理

BMS及其硬件電路結構如圖2所示。電路主要由電源模塊、傳感器模塊、保護模塊、MCU模塊和通訊模塊等部分組成。

由于BMS采用金屬鋁質外殼，車內電磁干擾對BMS的耦合有兩種主要途徑：車內的低頻瞬態(tài)和各種干擾直接通過BMS的電源線以共模或差模干擾的形式耦合進BMS，而車內的各種輻射干擾場把能量耦合在BMS的連接線束上，形成共模干擾電流耦合進BMS。

2 BMS的抗電磁干擾技術

針對上述BMS外部的電磁干擾源和耦合機理可在BMS的電路原理設計、印刷電路板設計和結構設計等方面采取針對性的EMC設計方法[7]。重點對電源電路、敏感小信號采集電路、接口電路、PCB元器件布局和布線，并結合PCB的EMC仿真分析和軟件濾波技術，使BMS具有較好的抗電磁干擾性能。

2.1 BMS電路原理的EMC設計

2.1.1 供電電源電路

由于BMS的電源線與12 V蓄電池和DC/DC低壓輸出端、電機控制器低壓電源端并聯，并與車用其它電器設備共用電源系統(tǒng)，DC/DC和其它用電設備產生的各種低頻瞬態(tài)和高頻干擾、共模干擾可通過電源耦合進BMS。為此設計如圖3（a）所示電源輸入電路，采用編號為V1的TVS抑制電源輸入中的瞬態(tài)干擾并提供ESD防護能力，采用編號為L1和L2 的大電流磁珠抑制電源輸入中的高頻干擾，同時也抑制BMS內部向外發(fā)射高頻干擾。通過編號為L3、C1、C8、C2和C7構成的共模濾波器濾除電源輸入中的共模噪聲和諧波干擾。通過L1、C6、C4、C5和C3組成的LC濾波電路濾除電源輸入中的差模干擾。

BMS板內的另外一個重要電源是+5 V的主工作電源，如圖3（b）所示。該電源工作的穩(wěn)定性及抗干擾性能直接影響到系統(tǒng)的信號采集準確度及穩(wěn)定性。該電源抗干擾的重要措施是由L1、C4、C5組成的LC π型差模濾波電路，濾除電源線上的差模干擾，同時對板內可能傳導到外部的差模干擾亦能起到有效的抑制作用。

模擬電源電路主要為BMS的模擬采集運放電路提供穩(wěn)定的雙電源，如圖3（c）所示。

由TS1和IC1構成具有正負輸出電壓的單端反激型開關穩(wěn)壓電路。對該電路工作頻率的選取較為關鍵，工作基頻需要避開傳導及輻射抗擾度等測試較敏感的頻率段。

2.1.2 關鍵敏感信號采集電路

BMS內部的關鍵信號是動力電池的工作電流信號，該信號的采集用于動力電池的安時容量積分算法，計算動力電池的SOC。該信號是mV級的弱信號，由精密錳銅合金電阻Shunt作為傳感器,因信號幅度小，極易受到干擾，造成采集電流不準的問題。為此，在BMS的輸入端口處采用共模抑制電感和電容對采集的信號進行了共模濾波處理，如圖4所示。

2.1.3 接插口電路

BMS的每個引腳采用串聯磁珠和并聯去耦電容的標準設計，以濾除外部高頻干擾的傳導耦合。磁珠和電容的選擇既要考慮能有效濾除高頻干擾，又要考慮到引腳信號的電平變化速度，及需要通過電流的大小。電容的等效阻抗可以表示如式（1），其中RS為等效串聯電阻，L為等效串聯電感，C為電容。

．

由式（1）可以看出，要取得較好的濾波效果，需要綜合考慮電容的容值大小、封裝形式及寄生參數等的影響，針對每個信號引腳，選用不同的磁珠和旁路電容。

2.2 印刷電路板的EMC設計

2.2.1 元器件布局

BMS印刷電路板的布局和布線，對BMS的電磁兼容性及產品的可靠性等有重要影響。布局和布線是密不可分的，PCB設計中的布局是決定布線好壞的先決條件。布局技術主要考慮以下要點。

（1）PCB尺寸大小和形狀。PCB的形狀設計為矩形，長寬比3∶2左右，根據元器件布局和布線要求計算合理的PCB尺寸大小。

（2）使用相同電源的元器件集中布置在一起，以便電源分割。根據電路的功能單元，劃分為數字、模擬和地區(qū)域。對元器件按功能集中布置，各功能模塊分開，使相互間的干擾耦合最小，同時與電源配置的地腳也必須匹配。

（3）盡量縮短各元器件之間的引線和連接，特別是高頻元器件間的連線。去耦電容盡量靠近芯片的電源腳，晶振離MCU的距離不超過2?cm，周圍用地線包圍，并將晶振外殼接地。BMS外部輸入的信號濾波電路布置在信號引腳處。功率驅動電路靠近接線端子，布置在PCB板邊上，所有元器件距離PCB的邊緣大于3 mm。

2.2.2 布線設計

BMS采用4層電路板，中間兩層分別為電源層和接地層，頂層和底層為信號層。電源層分為5?V數字電路電源、12?V和15?V模擬電源。按功能將接地層分隔開，為模擬電路、數字電路和大電流功率輸出電路設計單獨的地。布線時綜合考慮了以下幾方面。

（1）相鄰導線間的串擾。SPI信號和晶振信號與低頻信號不混合布線，數字信號與模擬信號分開布線，頂層與底層信號布線轉角走圓弧狀，避免平行走線，相鄰層的布線相互垂直。

（2）減小關鍵信號線的走線長度和回路面積。使電路中電流環(huán)路保持最小，信號線和回線盡可能靠近。使用較大的地平面以減小地線阻抗。

（3）選擇合理的導線寬度，并避免布線不連續(xù)。對于數字電路，可選0.2～0.3?mm導線寬度，電源線和地線應盡量加寬，以減小寄生電感，地線＞電源＞信號線。電源線為1.2～2.5?mm。

圖5中給出了BMS在進行EMC優(yōu)化布局前后，PCB元器件的布局和關鍵信號的流向圖。經優(yōu)化后元器件的布局更為合理，電源布局更為緊湊，并消除了數字電源和模擬電源之間的電源交叉問題。優(yōu)化后易受干擾的總電流信號走線長度由58.48?mm（2?302.49 mil）減小到15.83?mm（623.35?mil），使BMS系統(tǒng)的抗電磁干擾能力大幅增強。

2.2.3 PCB仿真設計

為了更好地優(yōu)化BMS的電磁兼容性能，應用EMC仿真軟件對BMS板極的EMC問題進行了建模仿真，以減少PCB上的各種輻射能量，并降低電源地平面諧振和電路回流路徑阻抗。

圖6中給出了應用EMC仿真軟件對BMS地諧振問題進行優(yōu)化前后的對比圖。通過仿真分析和優(yōu)化，地諧振幅度減小了10?dB以上，有效提升了BMS的電磁兼容性能。

2.3 結構及其它EMC設計

BMS外殼采用鋁質外殼，PCB的外邊四周采用覆銅設計，并良好接地。在整車上采用如圖7所示的安裝和接地設計，獲得了較好的電磁屏蔽效果，提升了BMS的電磁兼容性能。

2.4 軟件濾波技術

除了采用上述的硬件EMC設計措施外，BMS還采用了一階滯后濾波等常用軟件濾波方法，解決了瞬間脈沖干擾、隨即干擾和周期性干擾導致的數據采集異常等問題。

一階滯后濾波傳遞函數及濾波平滑系數基于RC一階低通濾波器的特性進行推導。RC電路的傳遞函數為

．

將式（2）寫成差分方程，經整理得

，

式中：X(k)為第k次采樣值；Y(k-1)為第k-1次濾波輸出值；Y(k)為第k次濾波輸出值；為濾波平滑系數。

對式（3）兩端同時取自然對數有

，

式中：T為采樣周期。

由、及式（4）得到軟件濾波平滑系數為

．

已知截止頻率f0，可通過式（5）即確定出濾波平滑系數。

長安公司中度混合電動車所用鎳氫H45型BMS系統(tǒng)信號采集周期T=10 ms，截止頻率f0=5 Hz，可得平滑系數=0.062?5，時間常數τ=160 ms。其階躍響應曲線如圖8所示，從中可以看到，經濾波后的信號與真實信號間有一定的延時，但完全能滿足BMS系統(tǒng)對實時性的要求。

圖9中給出了BMS有無軟件濾波時，實車采集的總電壓信號。

從圖9可知，經濾波后的BMS采集的總電壓信號更為平穩(wěn)。說明軟件濾波能有效消除BMS采集數據過程中的瞬間脈沖干擾、隨機干擾，使信號更平滑，解決了由于受到外部電磁干擾導致的瞬間數據異常問題。

3 試驗驗證

按上述EMC方法設計的BMS，具有較好的電磁干擾發(fā)射和抗電磁干擾能力。根據車內電磁干擾對BMS耦合干擾的機理，及對BMS采集電壓/電流出現錯誤實際問題的分析，重點參照《ISO 11452-4 Road Vehicles-Component Test Methods for Electrical Disturbances from Narrowband Radiated Electromagnetic Energy》標準，第4部分：Bulk Current Injection（BCI）的測試方法[8]對BMS的抗電磁干擾能力進行了試驗驗證，共模電流大小為100?mA，試驗頻率范圍為20～400?MHz。試驗布置照片如圖10所示。

表1中給出了在抗大電流注入測試過程中，經EMC優(yōu)化設計前后，BMS采集的動力電池總電壓、總電流和模塊電壓的最大偏差對比。

經優(yōu)化后，BMS采集偏差大幅減小，達到設計要求。裝有該BMS的4輛混合動力電動汽車分別在江西南昌示范運行了76?000?km、99 576?km、701?560?km和61?888 km，均未出現動力電池參數采集錯誤的問題，說明經EMC優(yōu)化設計后的BMS能滿足電動汽車復雜電磁環(huán)境的使用要求。

篇5

1.1初級階段

大約在二十世紀的七十年代，早期的EDA技術處于CAD階段，出現了小規(guī)模的集成電路，由于傳統(tǒng)手工在制圖設計中的集成電路和集成電路板的花費大、效率低、周期長，借助于計算機技術的設計印刷，采取了CAD工具實現布圖布線的二維平面編輯和分析，取代了高重復性的傳統(tǒng)工藝。

1.2發(fā)展階段

到了二十世紀八十年代，EDA技術進入了發(fā)展完善的階段。集成電路的規(guī)模逐漸擴大，電子系統(tǒng)日益復雜化，人們深入研究軟件開發(fā)，將CAD集成為系統(tǒng)，加強了電路的機構設計和功能設計，這一時期的EDA技術已經開始延伸到半導體芯片設計的領域。

1.3成熟階段

經過了長期的發(fā)展，直至二十世紀九十年代，微電子技術的發(fā)展突飛猛進，單個芯片的集成就能夠達到幾百萬或是幾千萬甚至上億的晶體管，這種科技現狀對EDA技術提出更高的要求，推動了EDA技術的發(fā)展。各類技術公司陸續(xù)開發(fā)出大規(guī)模EDA軟件系統(tǒng)，出現了系統(tǒng)級仿真、高級語言描述和綜合技術的EDA技術。

2EDA技術軟件

2.1EWB軟件

所謂EWB是一種基于PC的電子設計軟件，具備了集成化工具、仿真器、原理圖輸入、分析、設計文件夾、接口等六大特點。

2.2PROTEL軟件

該技術軟件廣泛應用了Prote199，主要由電路原理圖的設計系統(tǒng)和印刷電路板的設計系統(tǒng)兩大部分組成。高層次的設計技術在近年的國際EDA技術領域開發(fā)、研究、應用中成為熱門課題，并且迅速發(fā)展，成果顯著。該領域主要包括了硬件語言描述、高層次模擬、高層次的綜合技術等，伴隨著科技水平的提升，EDA技術也必然會朝向更高層次的自動化設計技術不斷發(fā)展。

3EDA在電子工程設計中的應用技術流程

近年來的EDA技術深入到了各個領域，包括了通信、醫(yī)藥、化工、生物、航空航天等等，但是在電子工程設計的領域中應用的最為突出，主要利用了EDA技術為虛擬儀器的測試產品提供了技術支持。EDA技術在電子工程設計的領域中，主要應用于了電路設計仿真分析、電路特性優(yōu)化設計等方面。主要的技術流程如下：

3.1源程序

通常情況下，電子工程設計首要的步驟就是通過EDA技術領域中的器件軟件，利用了文本或者是圖形編輯器的方式來進行展示。不管是圖形編輯器或者是文本編輯器的使用，都需要應用EDA工具進行排錯和編譯的工作，文件能夠實現格式的轉化，為邏輯綜合分析提供了準備工作。只要輸入了源程序，就能夠實現仿真器的仿真。

3.2邏輯綜合

在源程序中應用了實現了VHDL的格式轉化之后，就進入了邏輯綜合分析的環(huán)節(jié)。運用綜合器就能夠將電路設計過程中使用的高級指令轉換成層次較低的設計語言，這就是邏輯綜合。通過邏輯綜合的過程，這可以看作是電子設計的目標優(yōu)化過程，將文件輸入仿真器，實施仿真操作，保持功效和結果的一致性。

3.3時序仿真

在實現了邏輯綜合透配之后，就可以進行時序仿真的環(huán)節(jié)了，所謂的時序仿真指的就是將基于布線器和適配器出現的VHDL文件運用適當的手段傳達到仿真器中，開始部分仿真。VHDL仿真器考慮到了器件特性，所以適配后的時序仿真結果較為精確。

3.4仿真分析

在確定了電子工程設計方案之后，利用系統(tǒng)仿真或者是結構模擬的方法進行方案的合理性和可行性研究分析。利用EDA技術實現系統(tǒng)環(huán)節(jié)的函數傳遞，選取相關的數學模型進行仿真分析。這一系統(tǒng)的仿真技術同樣可以運用到其他非電子工程專業(yè)設計的工作中，能夠應用到方案構思和理論驗證等方面。

4結束語

篇6

關鍵詞：國產發(fā)射機 ARM7單片機 控制系統(tǒng) 通信任務 軟件設計

中圖分類號：TP391 文獻標識碼：A 文章編號：1672-3791（2016）02（a）-0030-03

DF500A型國產500 kW短波發(fā)射機是由北京北廣科技股份有限公司研制生產的，整機由射頻系統(tǒng)、調制器系統(tǒng)、電源系統(tǒng)、控制系統(tǒng)、冷卻系統(tǒng)組成?？刂葡到y(tǒng)主要由四部分構成：上位機人機交互自動控制系統(tǒng)，邏輯控制系統(tǒng)，調諧控制系統(tǒng)，燈絲控制系統(tǒng)。自動控制系統(tǒng)作為發(fā)射機的標準配置，采用了CPCD+ARM+工業(yè)控制計算機等技術開臺同步自主開發(fā)，其中由ARM單片機作為核心處理器的自動控制系統(tǒng)是現今比較流行，使用最廣泛也是最先進的嵌入式系統(tǒng)，嵌入式系統(tǒng)具有運算處理能力強，與PC通信方便、成本低，針對應用優(yōu)化設計、用戶使用方便等方面的優(yōu)勢。DF500A型500 kW發(fā)射機按照行業(yè)自動化技術規(guī)范的要求開發(fā)出來的自動控制系統(tǒng)完全實現了發(fā)射機自動開關機，自動調諧，故障診斷，網絡管理，遠程監(jiān)控等諸多功能。

1 基于ARM7單片機的發(fā)射機自動控制系統(tǒng)總體結構設計及功能說明

1.1 發(fā)射機自動控制系統(tǒng)總體結構設計介紹

DF500A型國產500 kW短波發(fā)射機的核心控制系統(tǒng)主要由ARM7單片機系列的芯片LPC2388為核心處理器組成的。LPC2388芯片是Philis公司生產的基于實時仿真的32位ARM7TDMI-S微處理器，適用于為了各種需要而進行通訊的應用。它包含了4個UART、1個SPI、2個同步串行端口（SSP）、3個I2C接口、2路CAN通道、1個I2S接口、10/100Ethernet MAC、USB2.0等接口并支持OTG等功能。LPC2388具有高達512 K的Flash存儲器和96K的SRAM。Flash在ARM的局部總線上，能夠進行高性能的CPU訪問：有兩個AHB系統(tǒng)，可以同步進行Ethernet DMA、USB DMA和片內Flash執(zhí)行程序；先進的中斷向量控制器，可以支持多大32個中斷，還具有通用定時器、RTC、看門狗等功能模塊。LPC2388的工作電壓一般3.0～3.6 V，有空閑、睡眠、掉電和深度掉電等四個低功耗模式；內部有4 MHz的RC振蕩器，還選擇作為系統(tǒng)時鐘，片內PLL可使系統(tǒng)時鐘最高工作在72 MHz；封裝在LQFP144。以上這些特點使它非常適合工業(yè)控制等領域。

DF500A型國產500 kW短波發(fā)射機的自動控制系統(tǒng)硬件架構主要包括通信控制板（ARM1）、調諧控制板（ARM2）、邏輯控制器、上位機組成，整機的自動控制系統(tǒng)架構如圖1所示。

ARM1通信控制板主要功能是負責與上位機、ARM2、CPLD進行通信，協(xié)調控制發(fā)射機開關機、調諧以及狀態(tài)信息、報警信息的及時上傳。ARM2調諧控制板主要是負責調諧，接收ARM1發(fā)送的調諧命令，上傳通過A/D轉換獲取的狀態(tài)信息，以及通過D/A接口控制發(fā)射機進行調諧；同時，ARM2可通過顯示器及鍵盤實現手動微調馬達。

1.2 發(fā)射機自動控制系統(tǒng)控制板功能說明

1.2.1母板

母板負責鏈接ADC模/數轉換板、DAC數/模轉換板、通信控制板ARM1、調諧控制板ARM2和通信接口板，進行各個電路板之間信號的鏈接和轉換。

1.2.2ADC模/數轉換板

ADC電路板行主要由兩個多路選擇開關（ADG40）和一個AD轉換芯片（AD7233）及其電路組成，并且整個控制系統(tǒng)的電源（+24V）從該板輸入。功能是把十三路馬達位置數據和各種表值數據的模擬數據轉換成數字量送給調諧板ARM2。

1.2.3DAC數/模轉換板

DAC電路板主要由兩個DA轉換芯片（AD7839）及其電路組成。功能是把調諧控制板AMR2傳送過來的13路馬達控制信號由數字量轉換成模擬量去控制13路電機，并且激勵器的控制從該板輸出。

1.2.4通信接口板

通信接口板功能是負責控制板和設備的接口，光耦隔離進行電平轉換，驅動設備。X2是邏輯控制的接口，X6是波段控制的接口。

1.2.5通信控制板ARM1

通信控制板ARM1主要由ARM7芯片LPC2388和iPort模塊組成，主要負責與上位機通信、調諧控制板ARM2通信和一些邏輯控制功能。通信控制板ARM1實現的邏輯功能有關機、黑燈絲、紅燈絲、高壓合、高壓斷、復位、快速燈絲、封鎖音周、封鎖PSM指令。

1.2.6調諧控制板ARM2

調諧控制板ARM2主要由ARM7芯片LPC2388和液晶顯示模塊組成，主要是負責調諧控制、與邏輯控制器通信、與通信控制板ARM1通信、液晶顯示、指示燈和一些邏輯控制功能。調諧控制板ARM2實現的邏輯功能有高功率、低功率、升功率、降功率和啟動調諧。

1.2.7邏輯控制器

邏輯控制器主要采用兩片EPM7512EAQI208作為核心處理器（一片負責所有的邏輯控制，一片負責與上位機通信），輸入接口電路、輸出接口電路、狀態(tài)指示燈電路作為外部接口電路。它主要完成如下三方面的功能：一、實時采樣?？刂破飨到y(tǒng)實時采樣一百多路發(fā)射機風路、水路、燈絲、高壓、馬達等各個節(jié)點的狀態(tài)量，并通過RS232串行通信方式上傳至上位機。二、故障處理?？刂破飨到y(tǒng)通過采樣到的狀態(tài)量分析發(fā)射機的運行狀況，并采取相應保護措施。三、控制命令處理。操作人員可以通過上位機控制或手動按鍵控制實現整個發(fā)射機的過程控制

2 ARM7單片機的發(fā)射機自動控制系統(tǒng)軟件設計思想

2.1 通信控制板ARM1的軟件設計介紹

單片機ARM1主要負責與上位機通信，它的通信任務包括：接收上位機發(fā)送的控制命令；上傳ARM2及CPLD的狀態(tài)信息；上傳命令執(zhí)行過程中的日志信息。單片機ARM1與上位機的通信采用UART3串行接口模塊實現。

通信控制板ARM1設計思想如下。

（1）LED指示工作狀態(tài)，1Hz頻率閃爍。

（2）為每個通訊設計一個單獨任務，用于上發(fā)和下傳指令。

（3）關機、開機、調諧三個獨立的任務用于實現控制邏輯。

（4）掃描運行圖任務，根據本地運行圖自動觸發(fā)運行時間，給調諧任務發(fā)送信號量。

（5）上傳狀態(tài)信息任務，該任務每隔2 s向PC端發(fā)送最新的CPLD狀態(tài)信息和ARM2讀取的狀態(tài)信息。

篇7

關鍵字： ADS； 平行耦合微帶線； 帶通濾波器； [S]參數

中圖分類號： TN713?34 文獻標識碼： A 文章編號： 1004?373X（2013）23?0078?03

Design simulation and measurement of the parallel coupled microstrip bandpass filter

XU Cong， TANG Xing

（Wuhan Research Institute of Posts and Telecommunications， Wuhan 430070， China）

Abstract： With the aid of ADS （Advanced Design System）， a parallel coupled microstrip bandpass filter is designed， which can be applied in ODU of digital microwave transmission system with 11 GHz frequency band. The centre frequency of the filter is 11 GHz， the bandwidth is 1.5 GHz. The object was tested and the performance of [S] parameter agree well with the results of the simulation optimization and the design indexes.

Keywords： ADS； parallel coupled microstrip； bandpass filter； [S] parameter

0 引 言

近年來，隨著無線通信技術的高速發(fā)展，微波射頻器件得到了越來越多的應用。濾波器是選擇有用信號，抑制無用信號的器件，高頻濾波器作為微波射頻系統(tǒng)中常用的無源器件之一，其性能好壞直接影響整個系統(tǒng)的性能。微帶濾波器具有體積小、性能好、成本低等特點，在微波射頻電路系統(tǒng)中得到了廣泛的應用。

1 基本原理

微帶濾波器中最常用的就是耦合微帶線濾波器，它由平行的耦合線節(jié)相連組成，構成諧振電路。平行耦合微帶傳輸線由兩個平行微帶傳輸線緊靠在一起構成，由于兩個傳輸線之間電磁場的相互作用，在兩個傳輸線之間會有功率耦合，使得射頻信號通過，阻斷低頻信號，因此，這種兩條平行的微帶線就被用來構成帶通濾波器單元。

由于單個帶通濾波器單元不能提供良好的頻率特性，工程應用中經常采用多個耦合線段級聯的形式構成帶通濾波器。一個典型的微帶濾波器結構如圖1所示，圖2為其等效電路。

圖1 典型的微帶濾波器結構

圖2 濾波器等效電路

2 設計實現

2.1 設計參數

用于11 GHz數字微波傳輸系統(tǒng)室外單元（ODU）的微帶帶通濾波器頻率已經達到了微波頻段，實際仿真及制作起來難度較大，對PCB板材要求也比較高。本文詳細介紹了設計微波頻段濾波器的方法，最后給出濾波器測試[S]參數與仿真優(yōu)化結果進行對比。11 GHz濾波器具體設計指標如下：

（1）帶內波動1 dB；

（2）對8.8 GHz以下衰減不小于50 dB，對12.6 GHz以上衰減不小于30 dB；

（3）中心頻率為11 GHz，10.38 GHz≤3 dB帶寬≤11.62 GHz；

（4）輸入輸出阻抗均為50 Ω。

2.2 仿真設計

不同材料的印刷電路板的介電常數是不同的，從而使計算得到的耦合微帶線的參數也不一致。PCB板具體參數如下：基板厚度[H]為20 mil；基板相對介電常數Er為3.66；磁導率Mur為1；金屬電導率為1.0E+50；封裝高度Hu為（3.9E+34）mil；金屬層厚度為0.035 mm。

根據設計指標和歸一化頻率公式（1），選擇[n=4]的3 dB波紋切比雪夫低通原型濾波器，查表可得對應的低通濾波器原型的元件參數為：[g1=3.438 9；g2=][0.748 3；][g3=4.347 1；g4=0.592 0；g5=5.809 5。]

[Ω=ωcωU-ωLωωc-ωcω] （1）

利用低通濾波器原型的元件參數和BW可以確定帶通濾波器耦合傳輸線的奇模和偶模特征阻抗：[ZOi，i+1=ZO1-ZOJi，i+1+ZOJi，i+12] （2）

[ZEi，i+1=ZO1+ZOJi，i+1+ZOJi，i+12] （3）

其中：[J0，1=1ZOπBW2g0g1；Ji，i+1=1ZOπBW2gigi+1；JN，N+1=][1zOπBW2gNgN+1。]

由上面式子計算得到相應的奇模和偶模特征阻抗，見表1。

表1 耦合微帶線的奇模、偶模特性阻抗 Ω

[[i]＼&0＼&1＼&2＼&3＼&4＼&[ZOi，i+1]＼&41.230 5＼&45.090 1＼&45.573 1＼&45.090 2＼&41.229 0＼&[ZEi，i+1]＼&63.620 8＼&56.128 4＼&55.390 8＼&56.128 2＼&63.919 5＼&]

再利用ADS自帶的LineCalc軟件（見圖3）可以計算微帶線的尺寸，結果見表2。

表2 各節(jié)耦合微帶線尺寸 mm

[[i]＼&0＼&1＼&2＼&3＼&4＼&[W]＼&0.984 6＼&1.076 9＼&1.083 4＼&1.076 9＼&0.979 1＼&[S]＼&0.238 7＼&0.611 0＼&0.689 6＼&0.611 0＼&0.234 7＼&[L]＼&3.673 2＼&3.632 1＼&3.628 9＼&3.632 1＼&3.674 7＼&]

2.3 原理圖仿真結果分析及優(yōu)化

在ADS中建立好電路，將前面計算得到的[W，S，L]參數輸入，進行仿真。其[S]參數掃描曲線圖如圖4所示，中心頻點出現了偏移。一般來說，理論值的仿真結果與實際指標要求差距較大，需要進行優(yōu)化仿真。

在進行優(yōu)化仿真時，主要是以濾波器的[S]參數作為優(yōu)化目標進行優(yōu)化仿真。[S21（S12）]是傳輸參數，濾波器通帶、阻帶的位置以及衰減、起伏全都表現在[S21（S12）]隨頻率變化曲線的形狀上。[S11（S22）]參數是輸入、輸出端口的反射系數，由它可以換算出輸入、輸出端的電壓駐波比。如果反射系數過大，就會導致反射損耗增大，并且影響系統(tǒng)的前后級匹配，使系統(tǒng)性能下降。使用ADS中的優(yōu)化控件Optim進行優(yōu)化，并用Goal控件設置[S]參數的優(yōu)化目標。其原理圖如圖5所示。

圖3 ADS LineCalc界面

圖4 理論計算值仿真曲線

圖5 平行耦合微帶線帶通濾波器仿真原理圖

經過數次優(yōu)化和調整，最后確定的數值為：[W1=]0.75 mm；[W2=]0.841 133 mm；[S1=]0.2 mm；[S2=]0.59 mm；[L1=]3.87 mm；[L2=]3.815 mm。

仿真所得[S]參數曲線如圖6所示，從圖中可以看出，濾波器在帶內插損為0.4 dB，帶內波動小于0.5 dB，8.8 GHz處的衰減為42 dB，12.6 GHz處的衰減為22.5 dB，各項參數基本都滿足了指標要求。

圖6 平行耦合微帶線帶通濾波器仿真結果

原理圖仿真是在完全理想的傳輸特性下進行的，仿真結果并不能準確地反映實際電路板的最終特性，這就需要考慮干擾、耦合、板材等實際因素的影響。因此，根據微帶濾波器原理圖還要進一步生成版圖，在版圖的基礎上再進行參數修改，使設計的濾波器參數達到指標要求。由優(yōu)化后的原理圖生成的版圖如圖7所示。

圖7 微帶線濾波器版圖

版圖的仿真是采用矩量法直接對電磁場進行計算，其結果比在原理圖中仿真要準確，但是它的計算比較復雜，需要較長的時間，在此作為對原理圖設計的驗證。所以在版圖仿真前要看一下相鄰各耦合線節(jié)的微帶線寬是否相差過大，如果相差過大就會造成原理圖和版圖仿真有較大的差別，這就需要改變變量初值重新進行優(yōu)化。

由原理圖直接生成的版圖仿真指標一般與設計要求有一定差距，所以需要根據版圖仿真結果與指標要求的差別來返回原理圖中進行相應的參數修改，或者直接在版圖中進行參數調整。一般而言，改變W1會影響帶內波動大小；改變W2會影響中心頻點；改變S1會影響帶外衰減；改變S2會影響帶內插損；改變L1、L2會影響中心頻點。通過不斷地調整相應參數，能得到比較好的仿真結果，如圖8所示。帶內波動及帶內插損指標比較好，但是帶外抑制指標有一定程度的惡化。

2.4 濾波器測試

將仿真完成后的版圖用DXP軟件導成電路版圖，制成PCB板后，安裝到結構件上用網絡分析儀對濾波器的各項指標進行測試，測試結果如圖9，圖10所示。由圖可見，實際制成的濾波器帶內插損比仿真結果大2 dB左右，帶內波動小于0.5 dB，帶外衰減與版圖仿真結果相差不大?？梢詰糜?1G數字微波傳輸系統(tǒng)室外單元中。

圖8 微帶線帶通濾波器版圖仿真結果

圖9 濾波器[S21]參數測試曲線

圖10 濾波器[S11]參數測試曲線

3 結 語

本文運用ADS軟件輔助設計了一個實際應用于微波系統(tǒng)的平行耦合微帶濾波器，詳細說明了設計原理和設計方法，從最后的濾波器實物測試結果可以看到，使用ADS輔助設計方法理論計算簡單，能有效地提高工程師的效率，并且所設計的濾波器能夠滿足實際系統(tǒng)的指標要求。

參考文獻

[1] 陳艷華，李朝輝，夏瑋.ADS應用詳解：射頻電路設計與仿真[M].北京：人民郵電出版社，2008.

[2] REINHOLD L，PAVEL B.射頻電路設計：理論與應用[M].王子宇，譯.北京：電子工業(yè)出版社，2002.

[3] 張福洪，張振強，馬佳佳.基于ADS的平行耦合微帶線帶通濾波器的設計及優(yōu)化[J].電子器件，2010，33（4）：433?437.

[4] 鐘蔚杰，楊景曙.微帶線帶通濾波器的ADS輔助設計[J].現代雷達，2008，30（3）：83?85.

[5] 高蟠，李少甫，何永斌.平行耦合微帶線帶通濾波器的設計及優(yōu)化[J].電腦知識與技術，2012（6）：3990?3993.

[6] 韓持宗，朱靜.基于ADS仿真設計的微帶帶通濾波器[J].電子應用設計，2007（9）：95?97.

[7] 黃玉蘭.ADS射頻電路設計基礎與典型應用[M].北京：人民郵電出版社，2010.

[8] 甘后樂，樓東武.平行耦合微帶線帶通濾波器的多步優(yōu)化設計[J].微波學報，2005（6）：33?35.

[9] 劉長軍，黃卡瑪，閆麗萍.射頻通信電路設計[M].北京：科學出版社，2005.

[10] 周郭飛，趙全明，騰建輔.微帶電容間隙耦合傳輸線帶通濾波器的優(yōu)化設計[J].微波學報，2003（1）：34?38.

篇8

【關鍵詞】EDA技術；電子系統(tǒng)設計；自頂向下設計方法

EDA技術是計算機技術與電子設計技術相結合的一門嶄新的技術，其涉及面廣，融合了電路系統(tǒng)、計算機應用、微電子等多個學科。應用EDA技術，電子系統(tǒng)設計的全過程都可依靠計算機來完成，大大縮短了電子電路設計的周期，提升了設計效率，滿足了市場需求。因此，分析EDA技術在電子系統(tǒng)設計中的應用，對于基于EDA技術的電子系統(tǒng)設計的長足發(fā)展有著非常重要的現實意義。

一、EDA技術簡介

EDA是電子設計自動化（Electronic Design Automation）的英文縮寫。EDA技術作為現代電子技術的核心，它以大規(guī)模可編程邏輯器件為設計載體，以硬件描述語言HDL為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設計開發(fā)工具，對設計文件自動完成邏輯化簡、邏輯編譯、邏輯分割、邏輯綜合、布局布線，以及邏輯優(yōu)化和仿真測試，直至實現既定的電子系統(tǒng)功能。

二、EDA技術的產生背景與內容

在20世紀后半期，隨著計算機和集成電路的迅速發(fā)展，專用集成電路設計難度不斷提升，電子設計周期日益縮短，電子系統(tǒng)設計面臨著嚴峻的考驗。為了解決這一問題，電子設計人員需要新的設計方法和高層次的設計工具，而EDA技術就在這一現實背景下產生了。

EDA技術內容豐富，涉及面廣。但從應用的角度出發(fā)，應了解和掌握以下四個方面的內容：（1）、硬件描述語言；（2）、大規(guī)模可編程邏輯器件的原理、結構及應用；（3）、EDA工具軟件的使用；（4）、實驗開發(fā)系統(tǒng)。在電子系統(tǒng)設計的過程當中，EDA技術的這四個內容依次扮演著表達方式、載體、設計工具、下載及硬件驗證工具。

三、在電子系統(tǒng)設計中EDA技術的應用

1、在電子系統(tǒng)設計中面向CPLD/FPGA的EDA設計流程

完整地了解利用EDA技術進行電子系統(tǒng)設計開發(fā)的流程對于正確地選擇和使用EDA軟件，優(yōu)化設計項目，提高設計效率十分有益。一個完整的EDA設計流程其基本步驟如下：第一，用一定邏輯表達手段將設計表達出來，以進行源程序的編輯和編譯；第二，對設計輸入做邏輯綜合和優(yōu)化，進而使其生成網表文件；第三，在選定的目標器件中應用適配器件完成邏輯映射操作；第四，用下載電纜或編程器將編程文件載入目標芯片中；最后，要進行硬件仿真和硬件測試，驗證所設計的系統(tǒng)是否符合設計要求。同時在設計過程中要進行有關軟件仿真，模擬有關設計結果與設計構想是否相符。

2、EDA技術與傳統(tǒng)電子設計的比較

（1）傳統(tǒng)電子設計的弊端

傳統(tǒng)電子系統(tǒng)設計方法都是自底向上進行設計的，手工設計占很大比重。設計過程中首先要確定可用的元器件，然后根據這些器件進行邏輯設計，完成各模塊后進行連接，最后形成系統(tǒng)。這種設計方法只是在對電路板進行設計，通過設計電路板把具有固定功能的標準集成電路和元器件規(guī)劃在一起，從而實現系統(tǒng)功能，它存在很多缺點，比如：只有在設計出樣機或生產出芯片后才能進行實測；在設計中，如果某處出現錯誤，查找和修改十分不便；設計成果的可移植性較差；設計過程中將產生大量文檔，不易管理；對于復雜電路的設計、調試十分困難等。

（2）現代EDA技術的優(yōu)越性

采用EDA技術的現代電子產品與傳統(tǒng)電子產品的設計有很大區(qū)別?；贓DA技術的設計方法是自頂向下進行的。設計工作從高層開始，采用完全獨立于目標器件芯片物理結構的硬件描述語言，對設計系統(tǒng)進行基本功能或行為級的描述和定義，逐層描述，逐層仿真，在確保設計的可行性與正確性的前提下，完成功能確認。

在電子技術飛速發(fā)展的今天，采用EDA技術進行電子系統(tǒng)的設計，具有很多優(yōu)勢，比如：采用的“自頂向下”設計方法是一種模塊化設計方法，對設計的描述從上到下逐步由粗略到詳細，符合常規(guī)的邏輯思維習慣；采用完全獨立于目標器件的硬件描述語言進行設計，因此設計易于在各種集成電路工藝或可編程器件之間移植；由于高層設計同目標器件無關，在設計最初階段，設計人員可以不受芯片結構的約束，集中精力對產品進行最適應市場需求的設計，從而避免了傳統(tǒng)設計方法中的再設計風險，縮短了產品的上市周期；適合多個設計者同時進行設計等。

四、結語

通過論述EDA技術在電子系統(tǒng)設計中的應用，可以看出，EDA技術“自頂向下”的設計理念，使電子設計工程師開始實現“概念驅動工程”的夢想，簡化了繁瑣的設計工作，極大地提高了系統(tǒng)設計的效率，能夠滿足現代電子系統(tǒng)的設計要求。21世紀是EDA技術的發(fā)展高速期，相信隨著科學技術水平的不斷進步，在不久的將來，EDA技術必將突破電子設計范疇，進入其他領域，EDA技術設計應用必將取得更輝煌的成績。

參考文獻：

[1] 潘松，黃繼業(yè).EDA技術與VHDL（第3版）[M].北京：清華大學出版社，2009.9.

[2] 王平.EDA技術的電子系統(tǒng)設計[J].中國科技博覽，2011，（38）.

篇9

【關鍵詞】投影機；熱管理；LED光源；DLP；風扇；散熱器；熱阻；導熱墊

引言

LED投影機是指采用LED光源的投影機，分為便攜式投影機和微型投影機以及LED背投等。LED投影機以其便攜、時尚、壽命長等特點成為目前投影機的三大發(fā)展趨勢之一。因此，各投影廠商紛紛推出自己的LED投影產品，力爭盡快占領該市場的制高點。但是LED投影機的設計卻不是一件易事，相對于傳統(tǒng)的投影機而言有著突出的技術難度，其中熱管理就是其中之一，而LED投影機熱管理的核心則是LED光源。

LED是Light Emitting Diode的縮寫，即發(fā)光二極管，是溫度敏感器件，它的壽命和可靠性嚴重依賴著LED的結溫，在較高的結溫下工作將導致產品壽命的縮短——有關資料顯示，一般LED結溫溫度每上升10℃，則它的壽命將縮短一半，而故障率則提高一倍。另外，隨著結溫的升高，LED的效率將下降。尤其是用作投影機的LED光源，它的輸入功率的80%以上都要轉化為熱量，也就是說如果光輸出每提高1，則LED的熱耗將有近10倍的提高，在推薦的脈沖驅動電流條件下它的瞬間熱流密度可以高達1200W/cm2以上，這正是散熱問題成為制約LED投影機亮度提升瓶頸的重要原因?？傊?，LED的性能將取決于建立在它們周圍的熱管理系統(tǒng)，一個好的熱管理系統(tǒng)將對亮度、壽命和可靠性產生積極的影響。因此，保持LED的工作溫度在盡可能低的狀態(tài)是很重要的，合適的熱管理是LED系統(tǒng)設計最重要的方面之一。

任何系統(tǒng)的熱設計一般都要考慮到以下五個方面的因素：系統(tǒng)及器件的熱耗、系統(tǒng)及器件的熱要求、系統(tǒng)工作環(huán)境、風量與風阻損失、熱阻。其中，前三個因素都可以根據系統(tǒng)或器件的相關技術條件或要求而確定，確定了前三個因素，我們就可以確定系統(tǒng)及器件所需的風量，進一步我們可以計算出每個器件的熱阻，因此系統(tǒng)風量風阻的求解（系統(tǒng)風扇的選擇）以及熱阻的設計便成了系統(tǒng)熱設計的核心問題。

一、系統(tǒng)設計要求或目標

1、系統(tǒng)功耗：標準模式約90W，文本模式約120W。

2、風扇長寬尺寸小于50mm。

3、出入風口的最大平均溫差小于25℃。

4、LED光源壽命：標準模式下不低于40,000h；高亮模式下不低于20,000h。

5、系統(tǒng)噪音小于30dB。

二、系統(tǒng)風扇選型

1、系統(tǒng)風量計算及風扇初步選型

如圖1所示，系統(tǒng)熱耗H，入口溫度T1，出口溫度T2。

則系統(tǒng)散熱所需風量可按下面的簡化公式計算：

Q=0.05H/T （1）

式中，Q的單位為m3/min，H的單位為W，T的溫度為℃。

在標準模式下，按系統(tǒng)最大功耗90W計算，其中約80%轉化為熱能，即系統(tǒng)熱耗H=72W。在這種模式下我們一般希望出入口的平均溫差T＜20℃，則根據（1）式計算得到系統(tǒng)所需風量＞0.18m3/min。

在文本模式下，按系統(tǒng)最大功耗120W計算，其中約80%轉化為熱能，即系統(tǒng)熱耗H=96W。這時如果我們要控制出入口的溫差T＜25℃，則根據（1）式計算得到系統(tǒng)所需風量＞0.192m3/min。因此，我們風扇選型時必須滿足這一最大風量要求。

根據上述計算結果，同時考慮到系統(tǒng)對風扇體積的要求，我們優(yōu)選Delta的40型風扇或45型風扇——參考Delta風扇規(guī)格書。

2、系統(tǒng)壓力損失計算

我們按速度頭法計算系統(tǒng)的壓力損失。下式即為速度頭計算公式。

式中，速度頭Hv，單位Pa；流體速度V，單位m/s。

我們取系統(tǒng)的入口、風扇、系統(tǒng)最小中心截面、出口四個典型位置分別在風量為0.06m3/min、0.12m3/min、0.18m3/min、0.24m3/min和0.3m3/min的條件下計算速度頭損失。由于這種方法為近似計算，為了得到盡可能接近實際的情況，我們將上述位置的壓力損失都按一個速度頭損失來計算。

其它條件：系統(tǒng)的出入口面積約為0.002m2，系統(tǒng)中心最小有效截面積約為0.00275m2，Delta40型風扇有效通風面積約為0.00075m2，45型風扇的有效通風面積約為0.0011m2。

則按照公式（2），采用40型風扇和45型風扇的系統(tǒng)速度頭損失如表1。

3、風扇工作點計算及確認

根據系統(tǒng)所需風量計算結果和系統(tǒng)體積要求，我們初步選擇了Delta的40型風扇或45型風扇。另外，考慮系統(tǒng)噪音指標，根據聲學理論，風扇的固有噪音最好低于25dB。因此，我們選擇40型的AFB0412MB和45型的AFB04512LB做初步的分析計算。表2是這兩型風扇的主要性能列表。

根據風扇的P-Q特性（參考Delta風扇規(guī)格書）和系統(tǒng)壓力損失特性（根據表1可得），我們可以通過作圖法求得風扇的工作點。

由圖2和圖3可見，兩款風扇都不能滿足系統(tǒng)風量的要求，因此需要將兩個風扇并聯。兩個風扇并聯后，系統(tǒng)的阻力損失如表3。

根據表2的數據并結合風扇并聯時的P-Q特性，風扇的工作點分別如圖4、圖5所示。

由圖4和圖5可見，兩個風扇并聯后都能很好的滿足系統(tǒng)風量和阻力特性的需要，且AFB0412MB并聯的效果優(yōu)于AFB04512LM并聯的效果。那么，最終選擇可通過系統(tǒng)（熱、噪音、結構等因素）的綜合評估測試做出。

三、重點器件熱設計

1、LED光源的熱設計

誠如引言中所述，LED光源是系統(tǒng)熱設計的核心。LED光源是半導體光源器件，是溫度敏感器件，且LED光源的功耗占系統(tǒng)功耗的70%～80%左右。因此LED光源的熱設計便是首要的重點熱設計器件。

表4給出了三色PT54光源的部分主要特性[17]。

對LED光源的熱設計，我們可以采用型材散熱器、水冷或熱管等技術。但無論采用那種散熱技術，LED的熱耗必須最終傳導至散熱器并與外界進行熱量交換，因此LED熱設計的核心便是LED的PN結到大氣之間的熱阻設計。這個熱阻可按下式計算。

Rt=T/H （3）

式中，T是器件的目標溫度與周圍環(huán)境溫度的差值，H是器件的熱耗。

首先計算T。由于參考模式是一個相對較低的模式，而標準模式下的光源壽命要求不低于40,000h，因此參考模式下的熱設計最好按25℃的環(huán)境條件下60,000h的壽命進行設計。

其次是熱耗的計算。由于LED光源要在脈沖條件下工作，因此LED器件的熱耗可按一個周期的平均熱耗進行計算。即，

H=（電流x電壓–光輻射功率）

x占空比 （4）

綜上，將表4中的相關數據代入公式（3）和公式（4）得到參考脈沖電氣條件下的各色光源總熱阻（環(huán)境溫度25℃，光源壽命按60,000h計算）。（詳見表5）

根據熱阻最小的原則，我們必須按3.2℃/W的熱阻進行單個光源的熱設計，即首先對綠色光源進行熱設計，設計時不考慮輻射熱。

由于在可用的范圍內型材散熱器的性價比最高，因此我們首先選擇型材散熱器進行熱設計。那么，LED散熱模塊的熱阻主要包含了四個部分，如圖6所示。一是LED模塊的熱阻，這個熱阻隨著廠家對器件的封裝而固定，這個熱阻可以從產品的規(guī)格書中查得。二是散熱器與LED器件之間的接觸熱阻，這個接觸熱阻隨著接觸面粗糙度的減小和接觸面積的增大而減小，但是極好的粗糙度表面的加工成本非常高，因此我們就要使用熱界面材料以減小接觸熱阻，如果熱界面材料選則恰當，我們就可以在近似計算中忽略接觸熱阻的影響，而只考慮熱界面材料的熱阻。三是散熱器的熱阻，散熱器的熱阻與散熱器的材料、表面積、翅片形式、翅片數量、翅片厚度和翅片間距、以及流過散熱器的風量等因素有關，是一個復雜的多變量求解問題。四是散熱器到環(huán)境的熱阻。則總熱阻RT=RLED+RPad+RHS+Ra。其中RLED是PN結到封裝基底的熱阻，RPad是光源封裝基底到導熱墊的熱阻，RHS是導熱墊到散熱器的熱阻，Ra是散熱器到周圍環(huán)境的熱阻。圖6左側為LED散熱模型圖，右側為該模型的等效熱阻圖。

下面逐步進行設計計算，設計目標是RT＜3.2℃/W。

①由PT54規(guī)格書，RLED=1℃/W。

②導熱墊的熱阻可按下式計算。

Rt=δ/kA （5）

式中，δ是熱界面材料的厚度，單位m，k是平壁材料的導熱系數，單位W/（m·℃），A是熱界面材料的面積，單位m2。由這個公式可見，要得到最小的熱阻，則熱界面材料的厚度要盡可能的薄，面積則要盡可能的大。初步按聯柏科技的H48-6G計算，該材料的導熱系數6W/（m·℃），尺寸初步按20x26x0.3（單位mm）計算。因此，由公式（5）得：

RPad=0.1℃/W

③散熱器的熱阻。如前所述，散熱器的熱阻計算是一個復雜的多變量的求解問題，因此直接求解幾乎是不可能的。但是我們可以先確定一些基本參數，然后在ANSYS中建立模型，并逐步進行優(yōu)化求解，并將優(yōu)化的參量重點放在翅片數量、厚度和散熱器基底的厚度上，如果能得到一個比較好的結果，則優(yōu)化結束。如果不行，那么就在這個基礎上對其它參量做進一步的優(yōu)化。

綜合材料的性價比、結構強度等因素，我們選擇AL6063-T5作為散熱器的材料，該材料導熱系數209W/（m·℃）。

根據經驗并結合目前市場上主流投影機的散熱器基本尺寸，我們初步選定散熱器的截面尺寸為38mmx24mm，長度45mm，基底厚度2.5mm。

其它條件：光源熱耗31.5W，導熱墊H48-6G，風扇AFB0412MB。

依據以上條件，我們在ANSYS中建立熱學模型，如圖7所示。

接下來，首先對散熱器的翅片數量和厚度進行優(yōu)化，得到上述條件下的最佳翅片數量和厚度。圖8所示是優(yōu)化結果（說明：resis是散熱器的熱阻，T0為PN結結溫，count翅片數量，think翅片厚度）。

可見，散熱器翅片數量為17，厚度為0.00082時散熱器熱阻最小。我們固定這一組參數，再對散熱器基底厚度進行優(yōu)化設計。圖9所示是優(yōu)化結果。

根據以上優(yōu)化結果，同時綜合考慮散熱器加工工藝性和結構強度等因素，我們取翅片數量15，厚度0.0008，基底厚度0.0028。圖10所示是計算結果。

由圖10可見，這個熱阻為0.99，較最小熱阻增加了不到0.07，但散熱器的工藝性卻增強了。

④散熱器和周圍環(huán)境的熱阻Ra。這個熱阻屬于對流熱阻，按下式計算。

Ra = 1/（hc·A） （6）

式中，hc是對流換熱系數，單位W/（m2·℃）；A是散熱器的有效散熱面積，單位m2。

強迫對流換熱系數一般在20～100之間，這里我們取為50。根據第三步散熱器優(yōu)化的結果，得散熱器的有效散熱面積約為3.2x10-2m2。代入（6）式得：

Ra=0.63℃/W

綜上，總熱阻RT=1+0.1+0.99+

0.63=2.72℃/W

顯然，這個值小于3.2℃/W，達到設計目標。

2、DMD的熱設計

圖11所示是0.45 WXGA DMD規(guī)格書給出的測溫點示意圖。

由規(guī)格書：

TArray=TCeramic+(QArray·

RArray-to-Ceramic) （7）

QArray=(0.00293·SL)+0.4 （8）

式中，TArray為待計算的DMD微鏡陣列溫度，TCeramic是封裝陶瓷基底溫度，這里可取測試點2的溫度，QArray是微鏡陣列的熱耗，RArray-to-Ceramic是微鏡陣列到陶瓷封裝的熱阻，為2℃/W，SL是屏幕亮度。

但規(guī)格書中沒有給出TArray的工作溫度范圍，只給了測試點1和2的溫度要求，其中測試點2在工作條件下的溫度要求為-20℃～75℃。

屏幕最大亮度300lm，則由公式（8）得：

QArray=1.279W

這種條件下，由公式（7）得：

TArray–Tceramic=2.558℃

這個溫差很小，幾乎可以將測試點2的溫度作為微鏡陣列的溫度。因此，我們以測試點2為基準進行DMD的熱設計，并將設計目標定為測試點相對環(huán)境的溫升不超過25℃，由于熱耗只有1.279W，因此根據公式（3）得測試點2到環(huán)境的熱阻為：

R=25/1.279=19.5℃/W

由于這個熱阻很大，因此參考前面光源散熱器的熱設計，這個DMD散熱器的設計就非常容易了。具體不再贅述。

3、電路板的熱設計

在LED投影機中電路板一般分為主板和LED驅動板。其中LED驅動板是為LED光源提供所需電流的，因此它的發(fā)熱量很大，而主板的發(fā)熱量則很?。ǜ鶕涷炛灰欣淇諝鈴闹靼灞砻媪鬟^則主板的散熱就很良好）。因此電路板散熱的重點在于LED驅動板，而LED驅動板散熱的重點是功率管、電感、電阻等大功率發(fā)熱元件，為了提高驅動板的散熱效果，我們直接將散熱器通過導熱墊貼到電子元件上，因此根據這些元件規(guī)格書的熱特性要求我們就可以按照光源的熱設計方法進行驅動板單個電子器件的熱設計。但是由于元器件較多，而且各元器件之間有一定的相互影響，因此我們可以先按照光源熱設計的方法進行單個元件的熱設計，獲得單個元器件散熱器的基本參數（具體計算略），然后使用熱分析軟件建立驅動板及其散熱系統(tǒng)的簡化熱學模型進行分析。

另外，為了提高電路板的熱傳能力，我們需要盡可能提高電路板的覆銅率，增加銅皮厚度，并開設密集的小過孔。

圖12所示是在Icepak中建立的一個四層電路板模型在標準模式下的模擬分析結果。其中，導線層厚度0.07mm，覆銅率70%，并主要建立了功率管、電感、電阻等熱單元，散熱器覆蓋主要的發(fā)熱元件，高度12mm。設置一定的邊界條件。

四、系統(tǒng)布局與建模分析

1、系統(tǒng)布局

系統(tǒng)布局設計直接決定著系統(tǒng)熱設計目標能否達到，關系著光學效率的高低。因此在系統(tǒng)布局時要遵循以下原則：

①根據元部件的熱特性（發(fā)熱量和溫度敏感性等），元部件應沿氣流方向按照從低溫到高溫的原則排布。

②氣流分布優(yōu)先考慮LED光源，光源中優(yōu)先考慮紅色光源，因為它對溫度最為敏感，其次是綠色光源，它的熱耗最大，占到光源總體熱耗的50%以上。對于100lm左右的投影機，可以考慮直接對光源進行吹風，這樣對光源散熱的效果最好，而整個系統(tǒng)可以采用一個吹風一個抽風的方案。當亮度較高時，往往必須采用風扇并聯的方案，因此吹風的方案就不可行，否則光源的熱量很容易進入低溫組件，或在系統(tǒng)某處產生渦流，導致局部溫度超標。

③風口的開口率最好在50%以上，風口倒圓角，這些將顯著降低系統(tǒng)風阻損失，改善系統(tǒng)散熱。同時，進出風口的排布要考慮對氣流分布的影響。

2、模擬分析

下面是根據某型投影機實際布局情況做的簡化熱模型分析。

圖13顯示了特定條件下的溫度分布云圖和中心截面的氣流軌跡。氣流從左側進入，從右側出——左側是DMD，中間有驅動板，右側是品字形布局的LED光源。

說明：

①以上模擬分析結果（包括前面LED驅動板的模擬分析）是建立在標準的電氣條件和20℃環(huán)境條件下的。若條件發(fā)生變化則結果將發(fā)生變化，甚至可能發(fā)生較大的變化。尤其是LED的電氣條件，它受電路軟硬件的影響很大，有非常大的動態(tài)調整范圍，若軟硬件設計不當，可能對系統(tǒng)帶來很不好的結果。

②注意系統(tǒng)結構的設計，要滿足風量分配和風阻方面的要求。不同的風量分配方案和風阻設計可能會使熱測試結果發(fā)生較大的變化。

五、系統(tǒng)測試及數據

1、系統(tǒng)熱測試的內容

熱測試主要包括以下幾個方面：環(huán)境溫度、系統(tǒng)出口溫度、關鍵元器件溫度、系統(tǒng)外殼表面溫度。

另外，投影機在不同的使用場合下對噪音有著不同的要求，而散熱系統(tǒng)不可避免的要產生噪音，這個噪音要控制在一個與使用場合相適應的合理的范圍內。因此系統(tǒng)測試的內容還應包括系統(tǒng)的噪音測試。

2、系統(tǒng)測試的設備

FLUKE53/54 II型測溫表——用于環(huán)境溫度、出口溫度、表面溫度、DMD溫度和電子元器件溫度的測量。

FLUKE 17B數字萬用表——用于測量LED光源上封裝的熱敏電阻的阻值，由阻值可以查相關數據表得到熱敏電阻的溫度。

精密噪音計。

3、系統(tǒng)熱測試的方法

（1）溫度測試點的選擇

1）環(huán)境溫度的測試

取距離投影機1m左右處的環(huán)境溫度。

2）出口溫度的測試

緊貼出風口處取4～6點進行溫度的測量，并取其平均值作為出風口的溫度。

3）外殼表面溫度的測量

在手觸感覺最熱的地方進行測量。

DMD溫度的測量按規(guī)格書進行。若沒有測溫DMD，則需要自己動手焊接測溫線，要求測溫線的直徑最大0.1mm。

4）關鍵電子元器件溫度的測量

對表面不帶電的電子元件，可取封裝的表面中心作為測溫點，并用高粘性的電工膠帶將測溫線牢牢粘接在電子元件表面。

5）光源溫度的測量

對于LUMINUS的LED光源，其溫度測量使用光源上封裝的光敏電阻，將1和2針腳的導線單獨引出即可測試。

（2）系統(tǒng)測試注意事項

測試要盡量避免其它因素的干擾，要合理的使用測試設備。

比如，測環(huán)境溫度時，測試點周圍0.5m范圍內最好不要有熱源，包括測試人員在內。

測溫表和萬用表要避免放在出風口位置附近，以免對測試結果產生影響。

（3）光源溫度的求解

根據公式（3），并參考PT54規(guī)格書，我們可將光源的溫度求解按下式進行：

（9）

式中，Tj為光源結溫，Tref為熱敏電阻溫度，Rj-ref為光源PN結至熱敏電阻的熱阻（PT54的為1.0℃/W），H為光源的熱耗——按公式（6）。

由（6）式和（9）式即可求出光源的結溫。

4、系統(tǒng)噪音測試

系統(tǒng)噪音測試需要在消音室中進行，并注意測試方向1m范圍內不要有反射物，否則將會使測試結果偏高。

5、測試結果

（1）熱測試結果

1）光源實際電氣條件

表6是驗證機實際工作條件下的色彩配比（R紅色，G綠色，B藍色）。

按表6，則標準電流電壓下的RGB光源熱耗如表7（單位W）。

實測系統(tǒng)輸入功率82W（Stan-

dard），114W(Advanced)。

下面的測試將在這兩種模式下進行。

2）系統(tǒng)熱測試數據

表8是在Standard（標準）模式環(huán)境溫度22.8℃下的測試結果。

3）光源熱測試數據

①室溫下的測試

測試環(huán)境溫度Ta=25℃下的各光源光敏電阻的阻值測試結果如表9。

查相關熱敏電阻的阻值與溫度對應關系表，并將它和表7的數據一起代入公式（9），則得各光源的結溫如表10。

②環(huán)境溫度對測試結果影響的測試如表11（標準模式，每個溫度下測試20mins）

則R、G、B結溫分別如表12。

4）DMD熱測試數據如表13

標準模式，Ta=26℃。

5）電路板關鍵元件熱測試數據

①驅動板溫度測試如表14

測試環(huán)境溫度23.5℃度

②主板溫度測試如表15

測試環(huán)境溫度26℃度。

（2）噪音測試數據如表16

平均：28.4dB

六、結論

①根據表8的數據，室溫標準模式，系統(tǒng)出入口的溫差達到設計目標。

②根據表9和表10的數據，室溫Standard模式下，光源壽命完全在60,000h以上，完全達到40,000h的設計目標；Advanced模式，也完全達到20,000h的設計目標。

③根據表11和表12的數據，在同樣的模式下，環(huán)境溫度上升后，RGB結溫幾乎作等量上升，這與軟件的模擬近似（軟件中是完全做等量上升，只是限于篇幅文中沒有給出這方面的模擬結果）。

④根據表13的數據，DMD溫度相對環(huán)境的溫升18.7℃。DMD散熱良好，完全達到設計目標。

⑤根據表14和表15的數據，LED驅動散熱良好，主板散熱良好。

⑥根據表16的數據，系統(tǒng)噪音良好。

參考文獻

[1]趙惇殳.電子設備熱設計[M].電子工業(yè)出版社,2009.03.

[2]余建祖,高紅霞等.電子設備熱設計及分析技術[M].北京航空航天大學出版社,

2008.11.

[3]王健石,朱東霞.電子設備熱設計速查手冊[M].電子工業(yè)出版社,2008.10.

[4]胡芃,陳則韶.量熱技術與熱物性測定[M].中國科學技術大學出版社,2009.6.

[5]周杏鵬,仇國富等.現代檢測技術[M].高等教育出版社,2003.

[6]陳元燈.LED制造技術與應用[M].電子工業(yè)出版社,2007.4.

[7]高紅武.噪聲控制工程[M].武漢理工大學出版社,2003.

[8]齊昆,陳旭.大功率LED封裝界面材料的熱分析[J].電子與封裝,2007,6.

[9]吳慧穎,錢可元等.倒裝大功率白光LED熱場分析與測試[J].光電子·激光,2005,5.

[10]馬澤濤,朱大慶等.一種高功率LED封裝的熱分析[J].SEMICONDUCTOROPTOELECTRONICS,2006,4.

[11]歐關懷.應用Icepak分析強迫風冷散熱器.FLUENT第一屆中國用戶大戶.

[12]胡學功.先進熱管理技術及其應用[C].中國科學院工程熱物理研究所傳熱傳質學研究中心.

[13]林世章,黃榮豐等.高功率LED燈組之散熱最佳化設計[C].中國機械工程學會第二十四屆全國學術研討會論文集,中華民國九十六年十一月二十三日、二十四日.

[14]D.S.Steinberg.Cooling Techniques for Electronic Equipment,1991.

[15]Scott P.Overmann,Thermal Design Considerations for Portable DLPTM Projectors,2001.

[16].45 WXGA DDR Series 310 DMD Customer Data Sheet,TEXAS INSTRUMENTS INC.,2010.

[17]PT54-Summary Datasheet-Revision 07,Luminus Devices,Inc.,2010.

[18]APN-001444 Reliability Application Note PT and CBT-Series-RGB,Luminus Devices,Inc.,2009.

作者簡介：

何玉林（1981—），河南周口人，結構工程師，利達光電股份有限公司技術員，主要從事投影機系統(tǒng)設計工作。

楊清波（1981—），河南南陽人，工程師，利達光電股份有限公司技術員，主要從事投影機、光學引擎、投影鏡頭的結構設計和熱設計工作。

張蕊（1975—），河南南陽人，高級工程師，利達光電股份有限公司技術員，主要從事投影機、光學引擎、投影鏡頭的結構設計工作。

篇10

關鍵詞：雷達極坐標指示器ARINC429總線適配器

直升機自動導航系統(tǒng)與機上設備的交連關系如圖1所示。它主要由多卜勒雷達、導航計算機、自動駕駛儀、真空速度計算機、極坐標指示器導航信號適配器和多卜勒導般信號適配器以及各種儀表、指示器構成。本文主要介紹多卜勒導航信號適配器和極坐標指示器導航信號適配器的設計。

1接口適配器的研制

1.1多卜勒導航信號適配器

1.1.1接口信號分析

多卜勒轉達輸出模擬和數字兩種制式的導航信息。模擬信號相對于水平面，它包括雷達輸出的速度信息（以直流電壓形式提供給速度指示器、400Hz交流電壓形式提供給自動駕駛儀）、導航信息（縱向和橫向速度的交流模擬電壓）；數字信號是相對于機體坐標的縱向和橫向速度的數字信號。由于數字信號的脈沖寬度和信號靈敏度不符合導航計算機的要求，又因為多卜勒雷達給出的模擬信號質量優(yōu)于數字信號，因此，將多卜勒雷達輸出的模擬信號進行交換，實現與導航計算機的脈沖數字接口相匹配。

1.1.2適配器完成以下功能：

·將多卜勒雷達輸出的以靈敏度為30mV/Kt的400Hz交流信號表示的飛機縱向（Vy）、橫向（Vx）速度信號轉換為以脈沖頻率數表示的導航計算機的輸入信號；

·將雷達輸出的表示速度方向的離散信號轉換為滿足導航計算機需要的離散信號；

·將直升級真空速表輸出的以交流模擬電壓表示的真空速信號轉換為以直流模擬電壓表示的真空速信號送給導航計算機；

·將導航計算機輸出的側向控制信號和有效信號以及自動駕駛儀輸出的巡航功能控制信號轉換為自動導航的控制信號，實現自動駕駛儀的自動導航。

1.1.3適配器設計

適配器主要由A/D轉換電路、AD/DC轉換電路、離散信號轉換電路、狀態(tài)控制電路和電源電路等組成。

A/D轉換電路由低通濾波器、緩沖隔離、梯度控制、A/D轉換、鉗位隔離等部分組成，如圖2（a）所示。該電路的輸入信號為雷達輸出的模擬信號，制式為400Hz交流，靈敏度為30mV/Kt；輸出為0.8V的脈沖信號，頻率靈敏度為35.7Hz/Kt（可調）。

AC/DC轉換電路由低通濾波、緩沖隔離、AC/DC轉換、梯度控制電路構成，如圖2（b）所示。該電路的輸入信號為真空速表的輸出，信號制式為400Hz交流、靈敏度為90mV/Kt；輸出為直流電壓、靈敏度為75mV/Kt（可調）。

離散信號轉換電路由整形鉗位、電平轉換、反向器、緩沖器離電路組成，如圖2（c）所示。該電路的輸入信號為多卜勒雷達輸出的代表速度方向（相對機體）的離散量，其輸入高電平為+3.5V、低電平為+0.8V，輸出高電平為+8V，低電平為+2V。

自動導航信號處理及控制電路包括信號控制電路和狀態(tài)控制電路。信號控制電路由低通濾波、梯度控制、緩沖隔離電路等組成；而狀態(tài)控制電路由電平鉗位、邏輯控制、緩沖隔離及控制繼電器等組成，如圖2（d）所示。

上述所有功能電路，均經反復調試，優(yōu)化設計，最后固化成模塊。整個電路由六個模塊組成，分別安裝在兩個印刷電路板上，如圖3（a）和3（b）所示。

圖中RGX-1A、RGX-1B為多卜勒雷達縱向速度信號和橫向速度信號的預處理電路，包括低通濾波、緩沖隔離和梯度控制；RGX-IC為真空速信號的AC/DC變換；RGX-2為多卜勒雷達速度信號的A/D轉換模塊；RGX-3為離散信號的處理模塊。

1.2極坐標指示器導航信號適配器

1.2.1適配器功能

該適配器完成導航計算機輸出的地速串行數據（12.5±0.1kbit/s）中的目標方位、偏流角和待飛距離信號計算，并將目標方位和偏流角信號調整為極坐標指示器能夠接收的符合ARINC407標準的同步器信號，將等飛距離信號調整為四位LED顯示器的顯示信號。

1.2.2硬件設計

以8031單片機為信心，結合相應的電路設計，構成一個ARINC429總線信號的求解和信號匹配系統(tǒng)。硬件設計框圖如圖4所示。

圖中，8031作為核心芯片，它與27256程序存儲器和61256數據存儲器組成單片機最小應用系統(tǒng)，完成對導航計算機輸出的ARINC429總線信號進行采集、轉換、計算和信號匹配等操作并進行控制。

3282板以HS-3228、8255等芯片構成處理電路，現將導航計算機的32位ARINC429串行數據轉換為符合8031單片機8位數據總線要求的并行數據，由單片機最小系統(tǒng)控制，實現數據的轉換和采集。

SZZ板以高精度數字/軸角轉換模塊和8155等芯片為核心，構成目標方位角和偏流角的數字/軸角轉換電路，實現將3282板采集來的目標方位角和偏流角的數字量轉換為符合ARINC407標準的同步器信號，送給極坐標指示器，使其指示相應的參數。

8279板以8279芯片為核心，構成鍵盤和顯示器驅動電路，實現待飛距離的顯示數據的處理和四位LED顯示器的功率驅動。

1.2.3軟件設計

為了便于程序的調試和修改，軟件設計采用模塊化設計方法。程序模塊主要包括主程序模塊、中斷服務（數據采集）子程序模塊、數據轉換子程序模塊、信號匹配子程序模塊、數碼顯示子程序模塊等。其中數據采集子程序和數據轉換子程序流程圖如圖5（a）、(b)所示。